2-4. 메모리

RAM

RAM은 전원을 끄면 저장하고 있던 데이터와 명령어가 날아가는 휘발성 저장장치이며, CPU가 실행할 대상을 저장하는 부품이다

임의 접근(random access) 또는 직접 접근(direct access)
- 저장된 요소에 순차적으로 접근할 필요 없이 임의의 위치에 곧장 접근 가능한 방식
순차 접근(sequential access)
- 특정 위치에 저장된 요소에 접근하기 위해 처음부터 순차적으로 접근하는 방식

1. DRAM(Dynamic RAM)

시간이 지나면 저장된 데이터가 점차 사라지는 RAM. 데이터의 소멸을 막기 위해 일정 주기로 데이터를 재활성화(다시 저장)
비교적 DRAM의 소비 전력이 낮고, 저렴하며, 집적도가 높아 메모리를 대용량으로 설계하기에 용이

2. SRAM(Static RAM)

DRAM과는 달리, 시간이 지나도 저장된 데이터가 변하지 않는 RAM. SRAM도 전원이 공급되지 않으면 저장된 내용이 소실
DRAM과 비교해 속도는 빠르지만, 소비 전력이 크고 가격도 비싼데다 집적도도 낮기 때문에 대용량으로 만들 필요는 없지만 속도가 빨라야 하는 저장장치, 가령 캐시 메모리 등에서 사용

3. SDRAM(Synchronous Dynamic RAM)

클럭 신호와 동기화된, 보다 발전된 형태의 DRAM
클럭 타이밍에 맞춰 CPU와 정보를 주고받을 수 있음

4. DDR SDRAM(Double Data Rate SDRAM)

대역폭을 넓혀 속도를 빠르게 만든 SDRAM
DDR2 SDRAM은 DDR SDRAM보다 대역폭이 두 배 넓은 SDRAM

메모리에 바이트를 밀어 넣는 순서 - 빅 엔디안과 리틀 엔디안

현대의 메모리는 대부분 데이터를 바이트 단위로 저장하고 관리한다. 하지만 메모리는 데이터를 CPU로부터 바이트 단위로 받아들이지 않고, 일반적으로 4바이트(32비트), 혹은 8바이트(64비트)인 워드 단위로 받아들인다.

예) 16진수인 1A2B3C4D는 1A, 2B, 3C, 4D로 나누어 4개의 주소에 저장

빅 엔디안(big endian) : 낮은 번지의 주소에 상위 바이트부터 저장하는 방식

일상적으로 숫자를 읽는 방식과 같아 메모리 값을 직접 읽거나, 특히 디버깅할 때 편리

예) 1A2B3C4D라는 값을 빅 엔디안 방식으로 저장하면 낮은 주소 번지부터 1A, 2B, 3C, 4D의 순으로 저장된다

리틀 엔디안(little endian) : 낮은 번지의 주소에 하위 바이트부터 저장하는 방식

메모리 값을 직접 읽고 쓰기는 불편하지만 수치 계산이 편리하다는 장점

예) 1A2B3C4D라는 값을 빅 엔디안 방식으로 저장하면 낮은 주소 번지부터 4D, 3C, 2B, 1A의 순으로 저장된다

캐시 메모리

캐시 메모리(cache memory) : CPU의 연산 속도와 메모리 접근 속도의 차이를 줄이기 위해 탄생한, CPU와 메모리 사이에 위치한 SRAM 기반의 저장장치

CPU가 매번 메모리에 왔다 갔다하는 시간이 오래 걸려 메모리에서 CPU가 사용할 일부 데이터를 미리 캐시 메모리로 가져와 활용하는 것

코어와 가장 가까운 캐시 메모리를 L1 캐시, 그 다음 가까운 캐시 메모리를 L2 캐시, 그 다음은 L3 캐시라고 부른다. L1, L2는 코어 내부에, L3 캐시는 코어 외부에 위치

멀티코어 프로세서의 경우

일반적으로 L1 캐시 메모리와 L2 캐시 메모리는 코어마다 고유한 캐시 메모리로 할당
L3 캐시는 여러 코어가 공유하는 형태로 구현

L1 캐시 메모리는 명령어만을 저장하는 L1I 캐시와 데이터만을 저장하는 L1D 캐시로 구분하기도 한다. 분리형 캐시(split cache)라고 한다.

캐시 히트와 캐시 미스

보조저장장치가 전원이 꺼져도 ‘보관할 것’을 저장하고, 메모리가 ‘실행 중인 것’을 저장한다면, 캐시 메모리는 CPU가 사용할 법한 것을 저장한다.

캐시 히트(cache hit) : 캐시 메모리가 예측하여 저장한 데이터가 CPU에 의해 실제로 사용되는 경우

캐시 미스(cache miss) : 틀린 예측으로 인해 CPU가 메모리로부터 필요한 데이터를 직접 가져와야 하는 경우

캐시 적중률(cache hit ratio) : 캐시가 히트되는 비율

범용적으로 사용되는 컴퓨터의 캐시 적중률은 대략 85~95% 이상이다.

참조 지역성의 원리

캐시 메모리는 참조 지역성의 원리(locality of reference, principle of locality)라는 특정한 원칙에 따라 메모리로부터 가져올 데이터를 결정한다.

시간 지역성 : CPU는 최근에 접근했던 메모리 공간에 다시 접근하려는 경향이 있다. 예) 변수
공간 지역성 : CPU는 접근한 메모리 공간의 근처에 접근하려는 경향이 있다. 예) 배열

예) 공간 지역성을 고려한 파이썬 코드와 그렇지 못한 파이썬 코드

메모리 내에 일렬로 저장될 때 2차원 배열은 다음 그림과 같이 행과 열의 순으로 저장된다. 4*4 크기의 2차원 배열을 예시로 보면, 첫 번째 코드는메모리에 순차적으로 접근하고 두 번째 코드는 순차적으로 접근하지 않는다. 두 코드의 메모리 접근은 공간 지역성 측면에서 차이가 있어, 실제 실행 속도가 크게 차이가 난다.

캐시 메모리의 쓰기 정책과 일관성

CPU가 캐시 메모리에 데이터를 쓸 때는 캐시 메모리에 새롭게 쓰여진 데이터와 메모리 상의 데이터가 일관성을 유지해야 한다.

예를 들어 현재 메모리 1000번저이 200이라는 값이 저장되어 있고, 이 값이 캐시 메모리에도 저장되어 있다고 가정. CPU가 이 값에 접근하고자 할 때는 당연히 앞서 배웠던 것처럼 캐시 메모리를 통해 값을 얻어낼 것이다. 이때 만약 CPU가 이 값을 200에서 300으로 바꾸고 싶다면 어떻게 해야 할까?